当前位置:文库下载 > 所有分类 > 激光雷达的高速数据采集系统设计
免费下载此文档侵权投诉

激光雷达的高速数据采集系统设计

d:\My Documents\复件 pdf\FPGA

匦翌鲴

文章编号:1671—4598(2006】02—0265—03

娑兰蔓釜警堇兰兰

中图分类号:TP

332

竺!:

文献标识码:A

激光雷达的高速数据采集系统设计

张云鹏.周

军,黄春明

(武汉大学电信学院,湖北武汉430072)

摘要:设计并实现了应用于采集激光雷达回波信号的双路高速数据采集系统;该系统采用现场可编程门阵列(FPGA)作为主控制器,闪电型芯片AD9054作为高速模数转换器,通用串行总线(USB)作为与计算机数据传输接口;对系统进行了软件仿真,解决了关键线路的信号完整性问题;双通道采样率均为200MHz,分辨率为8位,缓存为5kB;实验表明:在输人为70MHz满幅正弦波的条件下,动态测量的信噪比大于43dB,动态有效位(ENOB)达到7位以上,满足了武汉大学最新研制的激光雷达对回波信号数据采集的需要。

关键词:数据采集系统;FPGA;信号完整性;USB

HighSpeedDataAcquisitionSystemDesignedforLidar

ZhangYunpeng,ZhouJun,HuangChunming

(SchoolofElectronic

Abstract:Ahigh—speeddataLidar.FPGAderwentsignal

pacity

is

acquisition

Information,WuhanUniversity,Wuhan

systemwith

two

430072,China)

channelsbased

on

FPGAwas

designedforsamplingthereceivedsignalsof

to

embedded

as

themainand

controller.FI,ASHkindofADCisusedwithAD9054.ItprovidedwithUSBinterface

rate

PC。It

un—

integrityis

analysis

softwaresimulation.Thesampled

is

ofeachchannel

is

isup

to200MHz.Theresolutionis8

can

bits.Ca—satisfythe

ofbuffer

5kbytes.Experimentshowsthat,SNR

morethan43dBandENOBmorethan7.0

bits.Thesystem

requirementsofLiarmadeby

Keywords:data

WuhanUniversity.

system;FPGA;signalintegrity;USB

acquisition

引言

激光雷达的发射信号为激光,具有很高的空间、时间分辨

系统的设计原理

系统由激光器及其光电转换器提供3个输入信号:触发信

能力和高探测灵敏度,能分辨被测物种和不存在探测盲区等优点,被广泛的应用于大气、海洋、陆地和其他目标的遥感探测中[1]。武汉大学建立的Rayleigh和钠共振荧光激光雷达于2001年3月开始在武汉大学校园内(30.5。N,114.4。E)投入常规观测,研究中纬地区Na层的结构和长期变化[2]。然而激光雷达的发射波及回波光信号经光电器件转换后,形成的电信号脉宽窄,幅度低,丽且背景噪声大。如采用低速的数据采集系统进行采集,存在数据精度不高,物理研究价值不高的问题。因此需要研制宽带宽、高采样率、高分辨率的数据采集系统,为后续数据处理工作打下坚实的基础。

现有的数据采集系统通常采用单片机作为主控制器,控制模数转换器及外围芯片的工作。单片机时钟频率低,一般不能满足50MHz以上高采样率数据采集。另外,电路工作频率超

过50MHz后直接导致印刷电路板(PCB)信号完整性问题的

号,称为Trig信号;发射波脉冲信号,称其为A脉冲;回波脉冲信号,称其为B脉冲。3个信号的频率均为20Hz。A脉冲在Trig信号发出120ns后发出;而B脉冲作为A脉冲的回波信号,则在时间上滞后o~4ms。Trig信号为rrL电平。A脉冲为高斯正脉冲,全宽为20ns,幅度变化很小。在负载为50

时,其电压幅度在o~十o.5V之间;B脉冲为负脉冲,全宽为

20~1000ns,其波形、脉冲宽度与幅度变化较大。在负载为50

n时,其电压幅度在+0.5~一1.4V之间。根据激光雷达数据分析的要求,数据采集系统需要采集A脉冲与B脉冲的波形电压幅度数据,并且进行初步的数据处理获取B脉冲相对于A脉冲滞后的精确时间,精度为一个采样周期5

ns。

数据采集系统结构如图1所示。CHA、CHB双路输入信号分别接入A脉冲与B脉冲。时钟电路产生模数转换器(ADc)和FPGA所需要的时钟。根据一个脉冲至少存储4个点的要求,确定系统的最高时钟频率为200MHz。CHA,CHB信号经调理电路后再经过ADC转化,得到的采样数据可直接输入FPGA。对于幅度变化较大的B脉冲信号,FPGA根

增加。这也是数据采集系统高采样率指标难以实现的主要原因之一。而本系统采用FPGA设计,采样频率高达200MHz,内部时延小;全部控制逻辑为硬件完成,速度快,效率高。采

用IBIS(Input/Output

Buffer

Information

Specification)模型

进行软件仿真,保证了PCB硬件的实现。

收稿日期:2005—06—05;

修回日期:2005—07—08。

E匿P厂]

[二匦::暗恒丑矧

2001

基金项目:国家自然科学基金重点项目(40336054);武汉市青年科技晨光计划(20025001008)。

作者简介:张云鹏(1979一),男,湖北武汉人,硕士研究生,主要从事嵌入式系统设计,ASIC设计方向的研究;

周军(1968一),女,湖北武汉人,副教授,主要从事空间探测技术方向的研究。

匦乍三车;}嘶e=—出J|叫耀H脚吲FPGA}

一Trig吾寻;

MHz数据采集系统结构简图

中华测控网

万方数据 

chi11atmC.net.CU

第1页

免费下载Word文档免费下载:激光雷达的高速数据采集系统设计

(下载1-4页,共4页)

我要评论

返回顶部