当前位置:文库下载 > 所有分类 > IT/计算机 > 基于FPGA的数字图像显示系统
免费下载此文档

基于FPGA的数字图像显示系统

主要讨论如何利用FPGA实现数字图像在VGA显示器和电视上进行显示,并介绍所使用的Atmel AT40K系列FPGA及其特点。

维普资讯 http://www.wenkuxiazai.com

基于 F 6 A的数字图像显示系统 P ■华东师范大学林明

引言 随着计算机、多媒体和集成电路等技术的发

个 8比特的数据分别表示红、绿、蓝。这样,每种颜色就有 2=25 6级灰度, 3种颜色不同灰度的组合形成了各种各样的颜色;而对于灰度图像而言,只需用 1个 8比特的数据表示 25 6级单一黑白灰度。

展,越来越多的信息被数字化,以便存储和处理, 包括图像、声音和文字等。当然处理后的信息最终 还是要以人能够接受的方式表示出来。与此同时,

对于一幅 5 2× 5 2的灰度图像,其所有像素所 1 1 占用的数据为:51 2× 51× 8 2 Mb t 2= i。如果作为一

各种大规模集成电路的出现为大量数字化信息的处 理提供了有效的手段其中, FPGA【场可编程现

幅静止图像存储于计算机中,则还要加上一些文件头和文件尾等数据,按照一定的格式形成文件。如 果要送到显示器上显示,则要按照不同的水平刷新率和垂直刷新率产生相应的行同步和场同步,同时

逻辑阵列 )作为一种很有特点的器件,在信息处理 系统中占有重要的位置。

1 FG P A原理及其特点 美国 At l司生产的 AT4 K系列 FP me公 0 GA,基于分布式的 1 nS同步/异步、双通道/单通道的 0

按一定的时钟频率将所有像素依次送往显示器。如果要在电视机上显示,则要按照标准电视的制式将各种信号调制成一个视频信号。

S RAM,具有 8个全局时钟,有自动元件生成能力, 容量从 5 0~ 0 0 0个门。其核心结构是由多个逻辑 0 0 5 0单元以几何对称方式排列而成,每 4个单元之间有 总线中继器间隔。在行列中继器之间有 1个 32× 4

3 V A显示原理 G 在一般的计算机显示器上,图像是按照视频图形阵列 ( VGA )的方式显示的。其接口为 1 的D 5针 形插头,其中 3个信号是至关重要的:行同步 ( S) H、场同步 ( VS)和按一定

时钟频率发送的模拟灰度信号。显示器按照行同步的频率在屏幕上从左到右显示每一行图像数据,按照场同步的频率从上到下显示每一帧图像数据。例如,要显示 8 0× 6 0、6 0 0 0Hz的图像,其垂直刷新率为 6 z即周期为 1. 7ms 0H, 6 6; 6水平刷新率为 3 . k,即周期为 2 .8 。 1 6 79 Hz 63 5uS 66 7 u s2 3 5 u S约为 6 即除去上下两极端的宽裕 / 6. 8 31,

的R AM块,可以被配置使 F GA具有不同的逻辑功 P 能。用户使用工业标准的 EDA工具用 VHDL进行设计,生成的 BsT文件写到 FPGA的配置存储器中。

每次系统上电,F PGA自动读取存储器中的数据并 对分布在 F PGA中的 SRAM进行配置,实现逻辑功能。利用 FPGA可实现高速的数据转换、处理和传

输,又不像 DS P那样功能固定,可以方便地通过更 新配置存储器来实现不同的功能。 AT 0 2 L 3 4 K 0 V.BQC具有 2 K~ 0个门,1 2 0 3K 0 4个逻辑单元,81 2个 RAM位, 1 4脚的 T P封装。 9 4 OF

部分,实际有效显示为每 1帧 6 0行。选择像素的 0时钟频率为 3 Hz即时钟周期为 2 .7 s则 6M, 77 8 n, 2 8 s2 .7 s为 9 0除去左右两极端的宽 63 5n/ 77 8n约 5,裕部分,实际有效显示为每 1行 8 0个像素。由于 0显像管内电子枪的扫描是依次从左至右和从上到下 的,扫完 1行或 1帧后必须有 1个回转的时间,因此实际给出的脉冲宽度要宽一些。如图 1所示, Hs 和 vs均为高电平有效,并且在有效区内输出的灰

2图像显示原理 无论在计算机中还是在电视系统里,图像都是由像素组成的,每个像素具有不同的灰度。图像经

数字化后,根据不同的精度要求将每个像素用不同的比特数表示。对于彩色图像,一般用 R、 G、 B 3

基于FPGA的数字图像显示系统

免费下载Word文档免费下载:基于FPGA的数字图像显示系统

(下载1-1页,共1页)

我要评论

返回顶部